申威411CPU

概述

申威411是基于第三代申威64核心的国产高性能多核处理器,主要面向中低端服务器和高性能桌面计算机应用需求,采用对称多核结构和SoC技术,单芯片集成了464RISC结构的申威处理器核心、264DDR3存储控制器和两套PCI-E标准I/O接口,最高工作频率达1.6GHz。LGA封装芯片命名为申威411LGA,FC-BGA陶瓷封装芯片命名为申威411BGA。

     

   申威411高性能多核处理器结构图

主要特点

采用Load/Store型指令系统和超级标量RISC结构,采用自主多核指令集;

4译码7发射结构,最大支持3条整数指令、2条浮点/SIMD指令和2条访存指令并行发射,采用转移预测、寄存器更名、并行译码、乱序发射、乱序执行、推测执行等技术,提升处理器性能和运行效率;

采用SoC集成结构,片内包含264DDR3存储控制器以及2PCI-E 2.0接口,提供与性能匹配的存储器带宽和I/O带宽;

PCI-E接口实现基于IOMMUI/O虚拟化,支持256MSI-X中断;

在微结构设计、逻辑设计和电路设计中,采用多层次低功耗设计与管理技术

主要技术参数

字长

64位。

数据类型

支持8位、16位、32位、64位和部分256位整数运算;

支持IEEE 754单精度和双精度浮点运算,支持浮点除法和浮点平方根运算;

支持256位短向量的浮点SIMD运算和整数SIMD运算。

Cache容量

每个核心包含两级CacheCache行长度为128字节;

一级Cache:指令与数据分离,容量分别为32KB,均采用4路组相联结构;

二级Cache:指令与数据混合,容量为512KB,采用8路组相联结构;

4个核心共享三级Cache,容量为6MBCache行长度为128字节,采用24路组相联结构。

存储空间

支持64位虚地址空间,实际实现43位虚地址;

支持40位物理地址。

存储器接口

264DDR3存储器接口,支持可配置的纠单错、检双错ECC校验,支持单路存储控制器,最大传输率为1600Mbps

支持的总存储器容量为24816GB,可配置为单路;

支持连接DDR3 SDRAM芯片、UDIMMRDIMM存储器条。

I/O接口

PCI-E 2.0 ×8接口,单链路带宽5Gbps

维护接口支持芯片调试与维护。

核心频率

工作频率:1.2~1.6GHz

峰值运算速度

浮点:

每秒1024亿次双精度浮点结果@1.6GHz

整数:

每秒704亿次整数结果@1.6GHz

工艺特征

工艺尺寸:40nm

晶体管数:约7亿;

内核电源:0.95V±5%

I/O电源:1.5V±10%1.8V±10%

封装特性

可采用两种封装方式:LGA封装BGA封装;

引脚数为1156个;

芯片尺寸为37.5mm×37.5mm

功耗

热设计功耗:50W

典型运行功耗:25~30W@1.6GHz



会员登录
登录
我的资料
留言
回到顶部